台积电批量下单，Cadence连续并购：AI芯片要变了？

当前，AI 芯片与先进制程不断向极限性能推进，很多被忽略的产业链环节逐个被推到舞台中央。近期，EDA 市场需求与供给两侧的接连重要动作，揭露了 AI 芯片竞争边界开始向 PCB 系统互联、先进封装协同、器件数据体系等领域延伸。

我们首先看这两个动作：一是台积电新一批 EDA 订单，在 Cadence、Synopsys、Siemens 三大巨头之外，首次添加主打 PCB 设计、电气系统工程的 Zuken。二是 Cadence 连续收购 EMA Design Automation 与 FlowCAD，将他们的 PCB 设计与器件数据能力纳入电子系统设计与分析业务体系。

前者代表了市场需求的变化，后者是供应商能力整合，两者共同指向一个更值得关注的趋势：AI 芯片竞争的边界，正在从芯片设计与制造，延伸至封装、板级互连乃至系统级协同。

01 台积电首次引入Zuken的需求变化

自从我关注台积电 EDA 生态联盟以来，发现他们每年都至少两次更新供应商目录，每一次都预示着重大的市场变化。

前不久，台积电再次更新了 EDA 生态，除了继续深化与三大 EDA 巨头的合作外，首次引入了 Zuken。我觉得这不是简单的一次供应商扩容，而是 AI 芯片设计边界的进一步外扩。

从台积电对三大巨头的订单情况来看，Cadence 重点集中在 N3、N2、A16 及 A14 等先进节点，核心围绕面向 AI 芯片的设计，比如工艺协同优化（DTCO）、3D-IC 设计，以及面向 AI 智能体的设计流程。而 Synopsys 则进一步强化 3DIC、CoWoS 先进封装、多物理场分析以及 Chiplet 互连能力，以支撑 AI 系统中的高带宽互连与复杂封装需求。Siemens EDA 的重点是 AI 驱动的物理验证与自动化修复，通过面向 DRC 的多步骤自动化流程，提升先进节点设计效率。

不难发现，这些服务核心仍然是芯片设计主链路，而 Zuken 的加入明显不同。他们的核心业务是 PCB 设计、电气系统工程与板级互连，这些都是芯片之外的系统实现层。如此可见，台积电不再局限于芯片设计，也开始关注芯片如何高效进入系统。

众所周知，CoWoS 等先进封装产能持续紧张，芯片性能优势能否转化为系统算力，越来越取决于封装之后的系统级协同能力。所以，台积电首次购买 Zuken 的产品，说明 AI 芯片的复杂度，正在从芯片设计环节持续向 PCB 与系统互连层迁移。

02 Cadence 为什么收购 EMA 与 FlowCAD？

正因为台积电与 Zuken 的首次合作，才让我更加关注 Cadence 的这两项收购：EMA Design Automation 与 FlowCAD。

除了补强传统的 PCB 业务外，Cadence 的这次收购还重点强化了电子系统设计与分析业务中的核心能力。

比如 EMA 的核心资产：Ultra Librarian 平台可提供经过验证的大规模器件数据库，包括原理图符号、PCB 封装、三维模型以及供应链数据，并支持跨 CAD 环境调用。目前，该平台全球注册用户已超过 40 万。

这一数据说明器件库管理不再只是辅助环节，尤其是随着 AI 服务器、加速卡及高性能计算复杂度提升，器件数据是影响系统设计效率的重要基础。

其中原因并不难理解。当前 AI 硬件的复杂度不再局限于芯片内部，GPU、HBM、高速 SerDes、电源模块、散热模组以及高速连接器之间，都需要超高复杂的系统级集成。Cadence 在宣传新闻稿中称，对于工程师和 PCB 设计人员而言，能够快速获取“准确且可直接用于生产的器件模型”，已经成为产品从概念走向制造的关键。

据悉，Cadence 将把 EMA 与 FlowCAD 的技术深度整合至 Allegro X 与 OrCAD X平 台，以增强器件库管理、数据验证以及协同设计能力，并帮助工程团队更快完成器件查找、验证与集成。所以我个人觉得，Cadence 的这两项收购不只是为了扩展 PCB 能力，更多的是从芯片设计向系统延伸的数据基础设施，从而提前布局 AI 时代的系统级设计入口。

再结合上文台积电引入 Zuken 的事件，前者是需求侧对板级系统设计的加强，后者是 EDA 厂商主动补齐底层数据能力。两者充分说明，市场的关注点不只是 PCB 工具，而是更完整的系统设计能力。

03 财报透露了什么趋势？

财报数据是最好的证明。Cadence 上个季度的积压订单再次刷新纪录，达到了 80 亿美元，“AI 正在持续推动复杂芯片与系统设计需求”。其中，IP业务同比增长22%，增长动力来自先进节点设计、Chiplet架构，以及AI、高性能计算和汽车电子等复杂系统应用。

除此之外，Cadence 还频繁提及“ Agentic AI ”与“ Physical AI ”。前者强调通过 AI 代理驱动设计流程自动化，让 EDA 从工具链执行模式转向目标驱动的自主优化；后者是物理级真实仿真能力，使设计能够更准确地映射现实世界中的热、力、电等复杂约束。

“AI代理执行的设计实验数量将远高于人类工程师，这将显著提升底层仿真与验证引擎的调用频率。”Cadence 这个判断反映了设计模式的颠覆，随着 Agentic AI 普及，EDA 商业模式也将转向“订阅+按使用量”的混合模式，因为未来的稀缺资源不是软件 License，而是高精度的仿真能力。

之所以发生如此翻天覆地的变化，是因为设计复杂度的结构性迁移。过去，行业竞争主要围绕晶体管密度、制程节点和 PPA 优化展开；而现在，真正决定系统性能瓶颈的更多来自芯片之外——散热效率、电源完整性、高速信号传输、封装应力以及板级互连可靠性，等等都将成为影响 AI 算力的新变量。

这也是 Cadence 持续强化系统级设计能力的根本原因，市场需要的不只是 EDA 工具，而是对复杂系统设计模式的提前布局。

04 布局系统级设计基础设施

在过去很长一段时间里，PCB 常被视为半导体产业链中的配套环节，其核心价值主要是连接、承载与布线，因此市场关注度远不及先进制程、GPU 架构或 EDA 软件。

但是 AI 时代改变了这个定位。随着 GPU、HBM、Chiplet 和先进封装加速普及，AI 硬件越来越接近一个高度复杂的系统工程。芯片性能是否能够真正转化为有效算力，不再只取决于晶圆厂的制程能力，还取决于封装之后的系统实现效率。

从某种意义上说，先进封装解决的是芯片如何靠得更近，而 PCB 与系统互连解决的则是这些芯片如何协同得更高效？

从台积电首次引入 Zuken，到 Cadence 通过并购补强 PCB 与器件数据能力，这两件看似分散的事件，背后实际上指向同一方向：未来 AI 硬件关注的不只是先进制程和芯片架构，还包括封装协同能力、系统互连效率以及整体实现速度。

由此可见，Cadence 其实是在提前卡位 AI 时代新的设计入口。因为未来 EDA 的价值，或许不只是帮助客户完成芯片设计，更要连接从芯片、封装到系统实现的整个闭环。这或许才是两个事件背后最值得关注的变化：AI 芯片的定义正在改变——不仅限于单颗芯片的算力上限，而是谁能更高效地完成从芯片、封装到系统实现的整体设计闭环。

本文来自微信公众号“坤少说”，作者：坤少，36氪经授权发布。