美国芯片，凭啥领先？
美国在半导体技术领域的领导地位对经济和国家安全至关重要。
为了赢得技术领导地位的竞争，以及半导体赋能的关键行业，例如人工智能、高性能计算、先进通信、量子、能源、国防、医疗技术和交通运输，美国必须重新巩固其作为半导体创新中心的地位。根据《2021财年国防授权法案》设立并由《芯片与科学法案》资助的联邦研究项目，正在努力应对该行业、其技术以及最重要的创新运作方式的不断变化的特性。这些投资正开始弥补美国半导体竞争力、韧性和供应链安全方面的具体差距。而且，这些投资是在行业剧烈变革正在重新调整创新格局的关键时刻进行的。
关键要点
- 为了赢得全球技术领导地位的竞争，美国必须保持其在半导体创新领域的领先地位。
- CHIPS 研发项目有潜力实施一项积极、全面且与行业保持一致的战略，该战略反映了行业最新的创新轨迹。
- 这些项目在向获奖者部署资源方面取得了进展，其中多个项目目前正在进行中。这些项目已开始开发所需的基础设施，小型场地和大型设施的最终合同已签订，目前正在进行合同谈判。需要取得更多进展，以制定符合行业优先事项和大批量生产需求的研究议程，并开始实施该议程。
- 随着这些项目的持续实施，它们必须维持在适当的水平，并保持对以行业为导向的规划的承诺。
加大研发投入，应对日益激烈的创新领导力竞争
近年来，世界各国政府——无论是盟国还是竞争对手——都在为争夺先进的半导体研发资源展开激烈竞争，因为他们深知，尖端研究的开展地决定了最尖端企业的增长地。联邦政府通过芯片研发办公室（CRDO）资助的半导体研究项目，承诺实施一项雄心勃勃、全面且与行业协调一致的战略，以确保最尖端的半导体技术在美国开发、在美国制造，并造福美国经济。CRDO项目正在使这些创新资产的获取更加民主化，而如果没有公共资金，这些资产将无法获得。本文回顾的CRDO项目如下：
研发投资将长期保持美国制造业领先地位
芯片研发项目 (CHIPS) 是对美国国内半导体制造产能 5400 亿美元投资的重要补充。过去，该行业的产品周期以两年为一个周期。然而，随着行业向新型创新战略转型，产品周期正在加速。美国必须赢得全球半导体创新核心的竞争，才能保持这些国内设施长期处于领先地位。此外，核心研发与发展办公室 (CRDO) 项目的行业驱动性质旨在支持美国半导体供应链的持续振兴，这与政府提升美国创新和制造竞争力的优先事项相一致。此外，与旨在投资早期技术的传统政府资助项目不同，CRDO 项目肩负着独特的使命，即在短期内激活大规模生产所需的技术。
半导体研究项目的重要性
随着这些研究项目的不断推进，它们有望应对半导体行业面临的创新挑战，并推动整个计算堆栈的进步。
一、摩尔定律及未来发展趋势
近年来，半导体创新的全新途径层出不穷，需要新的合作和技术开发方法。在过去的几十年里，计算性能的提升主要通过“微缩”来实现——将芯片上的功能最小化，以便在单个硅片上容纳更多晶体管。因此，“摩尔定律”预测，芯片上的晶体管数量将每两年翻一番，同时成本也会下降。几十年来，这种创新模式取得了显著的成果，摩尔定律的步伐至今仍在继续。然而，新的创新前沿为先进逻辑、存储器和模拟器件的计算性能的飞跃发展带来了巨大的希望。这些新方法超越了摩尔定律，并呼吁“全栈”战略——在软件、材料、设计、架构和封装方面进行创新——并要求整个价值链的协作。同时，对于越来越多的应用（例如工业、医疗设备、汽车等领域的某些终端用途），性能不再仅仅由晶体管的数量来衡量；相反，新的解决方案为新的终端市场带来了新的价值主张，例如超低功耗、高带宽、在更高电压下工作的能力、在更高温度下更高的稳定性或更低的延迟。
二、联邦投资助力创新
客户的新需求正在重新定位和拓展半导体行业的创新方式，而芯片研发项目 (CHIPS) 旨在提供必要的基础设施和协作研究平台，以确保美国半导体生态系统在各个创新维度上保持领先于全球竞争对手。
作为联邦政府支持的研究项目的补充，这些新项目填补了美国半导体生态系统的空白，允许激烈的行业竞争对手在竞争前的协作空间中共同应对重要的创新需求。
这些项目框架以行业领袖和技术路线图为指导，使国家应用关键技术项目 (NAPMP)、国家科学技术委员会 (NSTC)、美国智能技术与创新计划 (SMART USA) 和计量学 (Metrology) 能够为国家带来巨大而快速的影响，同时确保美国在未来的技术竞赛中领先于全球竞争对手。这些项目的资金总额约为110亿美元，五年分配如下：
为了在全球半导体创新竞赛中有效竞争，这些项目必须维持在适当的水平。维持适当的资金水平将确保这些项目拥有足够的资源开展工作，并与行业合作伙伴建立牢固的联系。
三、芯片研发项目概述
美国商务部管理的四个项目旨在满足美国半导体行业不断发展的技术发展需求。这些项目在编制过程中充分考虑了行业的意见，而持续的行业洞察对于确保这些项目始终与行业合作伙伴保持密切联系至关重要。这些项目概述如下，更多详细信息请参阅本报告的其余部分。
通过先进封装技术进行创新
先进封装是一种新型半导体技术，有望加速人工智能和高性能计算（AI 和 HPC）领域最强大芯片的性能提升。它还将促进更快速、更经济地设计和制造可定制系统，以满足高混合、小批量市场的需求，例如对国家安全至关重要的国防应用。过去，最先进的芯片性能受限于单个二维硅片（即“系统级芯片”，SOC）上能够实现的功能。
现在，先进封装技术使芯片系统的各个组件能够单独制造，然后再集成到单个封装中，最终提高整个芯片的总硅含量（从而提高计算能力）。传统封装不会直接影响芯片性能，而先进封装如今已成为提升计算性能的关键手段。此外，通过分别制造芯片的不同组件，晶圆厂能够简化制造流程，提高工厂产量和良率，并实现更持续的创新和产品改进，因为系统的所有组件不再需要一起设计和制造，从而提高盈利能力。
虽然最早的先进封装技术现已投入商业市场，但其大部分潜力仍未显现——而这一关键领域的全球领导地位也悬而未决。美国目前面临着封装供应链的严重短缺，其组装、测试和封装产能仅占全球的4%。鉴于先进封装在推动计算性能方面的作用即将上升，现在正值美国大力发展先进封装，并抓住这个不断增长的高附加值领域，为美国培育产能的绝佳战略时机。
美国国会认识到半导体封装创新的重要性，并设立了国家先进封装制造计划 (NAPMP)，旨在“加强国内生态系统中半导体先进测试、组装和封装能力”（15 U.S.C. 4656(d)）。该计划由美国国家标准与技术研究院 (NIST) 牵头，重点关注对公众利益至关重要的封装应用，即人工智能 (AI) 和高性能计算 (HPC)。NAPMP 正在与其他项目（包括美国国防部高级研究计划局 (DARPA) 的下一代微电子制造计划）进行广泛协调，以投资半导体和人工智能生态系统。
NAPMP 的使命是制定一项整体战略，以解决这些紧迫的挑战，并促进国内先进封装产业的蓬勃发展。NAPMP 战略围绕六个已确定的研究领域构建：
1. 材料与基板
2. 设备、工具与工艺
3. 电力输送与热管理
4. 光子学与连接器
5. 协同设计、EDA 及
6. Chiplet 生态系统
附录一详述了六个研发重点领域及其对半导体创新的重要性。截至2025年6月，NAPMP已敲定3亿美元的资金用于其首个研发资助项目，重点关注材料和基板领域。此外，该项目还签订了一份价值11亿美元的合同，用于建立其旗舰项目先进封装试点设施（APPF）。该设施将与位于亚利桑那州的国家技术中心（NSTC）试点设施共址并协同运营。业界也在热切等待关于另外五个研发项目的资助决定，但最终的资助金额（总额达16亿美元）尚未公布。
APPF将投资于集成制造先进封装工艺流程，以便新技术能够在商业化的封装规模上得到验证。在该设施中验证创新的可行性将大大降低技术开发过程中的风险，并使其能够更高效地集成到商业化的先进封装运营中。随着 APPF 计划的发展，需要与业界持续合作，以确保该设施成功建立强大的美国先进封装行业。
创新全半导体技术栈
半导体行业的创新日益强调协作，NSTC 旨在为整个美国半导体生态系统建立长期的研发资源，使成熟的行业参与者、初创企业和学术界能够在国内取得广泛成功。几十年来，计算机硬件创新和计算机软件创新一直处于相对独立的循环中。硬件供应商通过集成更多晶体管来制造更强大的处理器，而软件供应商则编写程序来执行客户的计算工作负载。
如今，该行业严重依赖新的“全栈”解决方案，以便更好地定制硬件和软件，最终交付性能和效率更高的集成系统。事实证明，这种创新策略是有效的，但它需要参与者在整个计算栈和整个价值链中加强协作。其他地区（例如欧洲、日本、中国台湾、新加坡、中国大陆等）已大力投资国家半导体研究联盟，以促进此类创新，但美国的成功和进步速度将取决于我们能否利用新的环境、工具和基础设施在国内扩大协作创新规模。
NSTC 成立的宗旨是“开展先进半导体技术的研究和原型设计，并发展国内半导体劳动力队伍，以增强国内供应链的经济竞争力和安全性”（15 U.S.C. 4656(c)）。国会指示 NSTC 以“公私合作联盟”的形式运作，私营部门和联邦研究机构均参与其中。为了确保 NSTC 的长期成功并获得持续的行业支持，其运作必须持续响应行业技术优先事项。
美国商务部指定 Natcast（美国国家半导体技术进步中心）作为专门的非营利组织，负责运营 NSTC，并通过一项长期资助协议提供 63 亿美元资金。NSTC 的三大总体目标是：
• 扩大美国的技术领先地位；
• 减少原型设计和制造的时间和成本；
• 建立并维持半导体劳动力发展生态系统。
作为公私合作项目，NSTC 的工作由美国商务部和由半导体供应链各环节顶尖技术专家组成的专家技术顾问委员会共同指导。为了提供实现这些目标所需的基础设施，NSTC 正在建设三个主要设施，下文将简要介绍。更详细的描述请参见附录二。
1. 原型设计和先进封装试点设施：NSTC 致力于将新型制造和先进封装技术规模化，使其具备商业应用价值，并促进“实验室到工厂”的转型。新技术通常始于学术界，并以小规模和低产量进行演示。一旦概念验证完成，就必须开展大量的开发工作，使技术成熟，以便在商业市场中部署。事实上，如果不将晶圆送入完全集成的制造流程并测量其整体性能，就无法评估一项新技术的价值。原型设计和先进封装试点设施将为这一能力提供完整、集成的制造流程。该设施将位于亚利桑那州立大学研究园区。初步计划于2026年在亚利桑那州立大学启动，新设施将于2028年底竣工。
2. EUV加速器：极紫外 (EUV) 光刻技术已被证明是制造先进半导体不可或缺的重要工具，EUV光刻技术（以及其继任者高数值孔径 (NA) EUV光刻技术）的持续发展对于行业跟上尖端制造技术的发展至关重要。同时，相关行业中支持光刻技术的领域也必须同步推进其技术发展。国家半导体技术委员会 (NSTC) EUV加速器的任务是让这一重要工具的使用更加普及，并支持整个行业共同开发创新，更快地将新的EUV技术推向市场。该设施预计将于2025年夏季投入使用。
3.设计协作设施 (DCF：Design Collaboration Facility)：确定晶圆上数十亿个晶体管的布局以执行大规模计算工作是一项极其复杂的任务。半导体价值链的设计环节包括开发电子设计自动化 (EDA) 软件的公司、组装设计模块库以用于芯片设计的 IP 提供商，以及使用 EDA 软件和 IP 模块设计完整芯片系统的无晶圆厂公司。DCF 将支持设计研发，并配备一个全新的“设计使能网关”，通过集中访问 EDA 软件和数据库，降低芯片初创企业的门槛。通过利用国家半导体技术委员会 (NSTC) 及其成员的集体购买力，DCF 将加快研发进度，并显著降低与实验芯片和架构的设计和开发相关的不断增长的成本。该设施预计将于2025年夏季投入使用。
与其他旨在支持在《芯片法案》授权到期前到期的定期研究计划的芯片研发项目不同，NSTC的使命和活动旨在超越《芯片法案》，并长期获得私营部门资金的支持。尽管在制定技术议程方面仍有大量工作要做，但NSTC正在启动长期项目和架构，以在未来数十年内成为半导体行业研究联盟。
利用数字孪生技术创新
SMART USA（基于孪生技术的半导体制造高级研究机构）是一家新成立的美国制造业研究所，旨在推动美国半导体产业价值链中的数字孪生技术发展。数字孪生是物理系统的虚拟表示，并保持实时连接。这种架构使工程师能够虚拟地（使用真实数据流）模拟和优化流程，然后将结果直接应用于物理系统，而无需像物理试验那样受到资源密集度和时间限制。最终，数字孪生技术能够赋能数字领域的更多创新，利用人工智能降低开发成本，并加速技术上市，领先于全球竞争对手。
数字孪生可以在多个层面创建。单个制造步骤可以进行孪生，以快速优化晶圆加工条件。在更广泛的层面上，可以对制造流程中的关键“层”（用于图案化特征的少数相关步骤）进行孪生，以了解如何协同优化这些步骤，从而形成更好的芯片。整个晶圆厂也可以进行孪生，以优化整个工厂的运营。通过在这些不同层面创建数字孪生，SMART USA 的目标是将美国芯片研发和制造成本降低 40% 以上，并将开发周期缩短 35% 以上。
SMART USA 研究所的主要举措包括：
- 创建“数字骨干”——一个用于开发、测试和部署数字孪生的国家级平台。
- 建立行业标准，以确保数字孪生开发和使用的互操作性、安全性和一致性。
- 建立一个由晶圆厂、封装、组装和测试中心组成的国家级共享设施网络，以支持应用研究。
- 推出一个数字市场，供各组织共享和交流数字孪生技术、数据和最佳实践。
- 通过课程开发和培训，扩大具备数字孪生能力的劳动力队伍，利用数字孪生技术为超过10万名半导体工人做好准备。
通过这些举措，SMART USA 成员将为行业打造美国首个安全、经过验证且可互操作的数字孪生库。这些数字孪生库将使人工智能和高性能计算能够直接在晶圆厂车间集成，并促进制造商、设备供应商和供应商之间的实时协作，从而打造一个更加敏捷、高效和创新的行业。
除了 2.85 亿美元的联邦资金外，SMART USA 还获得了来自行业和学术合作伙伴超过 7 亿美元的非约束性承诺，五年内总投资超过 10 亿美元。SMART USA 将联合美国顶尖研究人员和创新机构，共同致力于打造强大、有竞争力且可持续发展的国内半导体制造生态系统。
计量：通过精度、验证和数字资产实现创新
在芯片上图案化更小特征的能力，以及将多个芯片堆叠在一起实现三维异构集成的能力，有望提升半导体产品的性能。然而，鉴于行业对绝对精度的要求及其对误差的极高容忍度，制造商依赖于快速、准确、精确地表征新特征并评估其产品价值的能力。
例如，随着特征尺寸的减小，我们工具的分辨率也必须降低，同时又不影响测量的保真度。此外，由于我们将多个元件堆叠在一起用于先进封装应用，制造商必须能够在将更多元件投入封装之前验证结构完整性和埋置界面处的粘附性等指标。
半导体计量是一门测量芯片物理特性和电气特性的科学。 CHIPS计量项目正在进行一系列高影响力的投资，旨在提升行业对非破坏性工厂工艺以及实验室工艺开发和故障分析进行关键测量的能力。
这些投资包括在NIST开发新工具功能的硬件项目，以及生成参考文献、数据集和软件库等数字资产。为了实现《CHIPS法案》的最终目标，计量项目正在激励大学、联邦实验室的科学家、初创企业和企业，在国内推动世界领先的测量科学发展。
赢得芯片创新的办法
随着半导体行业创新路径的演变，美国的研究项目也必须随之发展，才能在新的创新格局中引领潮流，并与全球挑战者竞争。联邦研究项目历来能带来显著的投资经济回报，而正在实施的半导体研究项目有望推动创新、提升竞争力，并增强美国的经济和国家安全。
全球各地正在涌现出合作研究联盟，以构建加速下一代微电子技术发展所需的协同效应。总而言之，芯片研发项目 (CHIPS) 正在努力为美国半导体行业打造基础设施和能力，使其能够参与全球竞争所需的合作和技术开发，并确保美国在未来技术领域的领先地位。为了满足新兴的创新范式，联邦政府资助的半导体研究项目对于增强美国半导体行业竞争力的整体战略仍然至关重要。
随着这些项目在初步进展的基础上不断发展，它们必须确保：
- 持续响应行业优先事项；
- 建立一系列面向大批量生产的项目；
- 明确研究议程，以提升美国在整个行业的竞争力；以及
- 相互协调，确保工作协调一致。
这些项目开局良好，与行业进一步合作将确保它们兑现推动美国半导体创新的承诺。
附录一：国家先进封装制造计划 (NAPMP) 项目描述
NAPMP 围绕六大研发重点和一个集成设施构建。以下概述了各重点领域及其对半导体创新的重要性：
1.材料和基板：
将来自不同晶圆的一组组件集成在一起，使其能够协同运行以处理计算工作负载，是一项艰巨的挑战。理想情况下，这些组件不会作为一组离散元件运行，而是作为一个单一系统运行，组件之间的界限模糊且无关紧要。数据和电源必须能够在不同组件之间快速高效地传输。中介层是一种基板，其具有高度的电气互连、热管理材料和结构安装硬件，这些硬件已沉积在基板上（玻璃、硅、有机），以便“芯片集”能够更快速、更高效地集成。一般而言，连接不同组件的互连越多，组件之间的距离越“近”，这些组件就越能作为一个单一系统运行。
2.设备、工具和工艺：
需要新的工厂工装来准备基板和中介层、安装芯片/芯片集、在晶圆厂测量这些工艺以确保质量、封装这些新系统以及建立电气连接。
3.供电和热管理：
在传统的二维封装中，热量通过芯片顶部散热，但随着芯片集堆叠在一起，通过芯片集顶部散热已不再可行。为了防止芯片过热，需要新的方法将废热从封装中排出。
4.光子学和连接器：
传统的半导体技术历来以电子方式在整个系统中传输数据。然而，通过金属线/连接器传输电子会产生大量废热，这可能会损坏组件。将数字电子信号转换为模拟光子信号可以实现更快的数据传输（甚至可以同时通过单个连接器传输多个信号），而不会产生令人头疼的热量。这一进步为先进封装带来了重大机遇。
5.芯片集生态系统：
随着先进封装技术的发展，以及业界越来越擅长将各种芯片集集成到一个封装中，专用芯片集的开发将有更多机会在芯片集市场中竞争。这些芯片集将涵盖广泛的用例和终端市场。
6.协同设计和电子设计自动化 (EDA)：
先进封装技术的出现显著提升了设计自由度（例如堆叠、异构集成和更大的封装尺寸）以及新封装的选择。EDA 软件必须随之发展，以优化这些新封装的设计。
附录二：国家半导体技术中心 (NSTC) 设施描述
NSTC 正在建设三个主要设施，以提供推进大规模商业化技术试点和原型设计工作所需的基础设施和能力。以下是每个设施的描述：
1. EUV 加速器
随着先进逻辑处理器和存储器技术的特征尺寸不断减小，业界开始在其本已冗长的制造流程中增加更多步骤，以便能够对更小的晶体管进行图案化（即多重图案化光刻）。对于半导体制造商而言，这意味着在工厂生产过程中需要储存更多库存、添加工装模块、增加洁净室面积以容纳这些工具（这已经是建造这些工具中最昂贵的建筑面积），以及需要更多技术人员和工程师来操作这些工具。而且，随着制造流程步骤的增加，出错的可能性也随之增加——在一个以精确和不容差错著称的行业中——这会影响产量和盈利能力。 EUV 光刻技术的发展显著减少了对多重图案化的需求，简化了制造流程，并提高了即使是最小特征尺寸的良率，最终有助于提供更先进的芯片并实现企业可持续发展。
为了使行业能够跟上摩尔定律的步伐，制造出越来越小的晶体管特征，EUV 光刻技术的持续进步至关重要。同时，支持光刻技术的相关行业也必须同步推进其技术发展。例如，必须开发能够提供纳米（甚至亚纳米）长度尺度分辨率的新型光刻胶。一旦光刻胶开发完成，工具制造商必须设计出如何在晶圆表面非常均匀且薄地沉积新型光刻胶的技术。最后，计量公司需要弄清楚如何以行业要求的精度来测量所有这些参数。NSTC EUV 加速器将发挥关键作用，支持整个行业共同开发创新，并将新的 EUV 技术推向市场。
EUV加速器将落户奥尔巴尼纳米技术中心，该中心将成为北美唯一一家拥有高数值孔径 (NA) EUV光刻技术的公共研究中心。高数值孔径 EUV 光刻技术的标价约为 3.5 亿美元，是实现尖端处理器图案化的关键和先进制造工具。NSTC 将通过这项前所未有的工具实现普及，为众多美国初创企业提供宝贵的使用渠道，助力其在国内市场建立领导地位。此外，安置和维护这样的工具成本高昂。将 EUV 加速器落户该中心，NSTC 找到了一种降低资本支出和加速此类资源利用的重要途径。负责运营该中心的纽约州创新与技术中心 (NY CREATES) 预计将从 NSTC 获得 8.25 亿美元资金。该设施计划于 2025 年夏季投入运营。
2. 设计与协作设施
确定晶圆上数十亿个晶体管的布局以执行复杂的计算工作负载是一项极其复杂的任务。半导体价值链的设计环节包括开发电子设计自动化 (EDA) 软件的公司、组装设计模块库以用于芯片设计的 IP 提供商，以及使用 EDA 软件和 IP 模块设计完整芯片系统的无晶圆厂公司。此外，该行业环节处于硬件提供商和软件提供商之间的纽带，对全栈创新至关重要。
NSTC 设计与协作设施将支持设计研发，并配备一个全新的“设计使能网关”，通过集中访问 EDA 软件和数据库，降低芯片初创企业的门槛。通过利用 NSTC 及其成员的集体购买力，DCF 将加快研发进度，并显著降低与实验芯片和架构的设计和开发相关的不断增长的成本。该设施还将成为国家半导体技术中心（NSTC）人才卓越中心的核心。该中心将投资2.5亿美元，用于培养不同教育水平和学科的半导体人才（包括技术人员、工程师和研究人员），以解决芯片行业预计出现的人才短缺问题。这座由Natcast运营的设施还将容纳NSTC的核心行政职能，该设施位于硅谷中心地带，预计将于2025年投入运营。
3. 原型设计和先进封装试点设施
NSTC还将在最先进的研发环境中，将新技术扩展到商业应用，并促进新材料、器件和先进封装解决方案从实验室到工厂的转型。新技术通常始于学术领域，并以相对较小的规模和较低的产量进行演示。概念验证完成后，必须进行大量的开发工作，使技术成熟，然后才能进入市场。例如，在半导体设备中，晶圆的均匀性、批次一致性、生产率以及许多其他问题都必须经过优化，才能将设备视为“成熟”。同时，新技术为晶圆带来的价值必须与市场愿意支付的价格相协调。研发团队必须解决科学和经济问题，才能证明新技术的合理性。通常，如果不将晶圆送入完整的集成制造流程并测量其整体性能，就无法正确评估其价值。
原型设计和先进封装中试设施将提供开发和扩展技术以实现商业价值的能力，并将容纳完整的集成制造流程，以便对技术进行充分验证。该设施将位于亚利桑那州立大学研究园区。亚利桑那州立大学的初步活动将于2026年开始，新设施的建设将于2028年底完工并投入运营。尽管仍有大量工作要做，但NSTC已经吸引了近150家成员，其中包括领先的芯片公司和大学，并有望在未来几年成为美国领先的半导体研究联盟之一。
本文来自微信公众号“半导体行业观察”（ID：icbank），作者：SIA，36氪经授权发布。
