​为什么说Chiplets不是万能的

Semiconductor Engineering 与Movellus工程副总裁 Saif Alam 坐下来讨论商业小芯片的用例和挑战；另外还有Tony Mastroianni， Siemens Digital Industries Software高级封装解决方案总监；Mark Kuemerle，Marvell 技术副总裁；Craig Bishop，Deca Technologies 首席技术官。 

Ed Sperling，主持人；Mark Kuemerle，Marvell；Craig Bishop，Deca Technologies；Tony Mastroianni，西门子 EDA；Saif Alam, Movellus。

01

SE：你在使用chiplets时遇到了哪些类型的问题？

Kuemerle： 有很多挑战。你不会仅仅因为想要使用小芯片就使用小芯片构建某些东西。必须找到真正需要它的正确应用程序，因为它确实会带来很大的复杂性。我们最终添加了支持接口的区域。如果只是为了在封装上进行信号路由，通过使用模板在不同位置创建多个阻塞，会增加复杂性。这样做并不总是有好的结果，所以你必须确保这样做是正在解决一个真正的问题。 

Mastroianni： 我以前也做过2.5D 设计。让我们惊讶的事情之一是，通常当你进行芯片设计时会描述封装的特性。一旦知道了芯片的功率，问题就基本上解决了。但是，当你将多个小芯片放入一个封装中时，该配置文件就会非常不同。我们遇到了一个问题，我们遵循代工厂的指导方针，根据已经完成的可靠性工作，将 HBM 放置在芯片上，但我们不知道的是，我们从 ASIC 获得了热耦合，这使得 HBM 升温并使其超出规格。因此，你确实需要开始模拟规格，而对于同质设计，它并不那么重要。你不必进行翘曲或热分析，或处理其他一系列问题。 

Kuemerle： 我们还让它们更加紧密地结合在一起，这样我们就可以尽可能地降低接口功耗。一旦我们这样做，我们就会面临巨大的热挑战。 

Mastroianni： 当你开始垂直堆叠时，散热问题会变得更加严重。散热是一个巨大的挑战。 

02

SE：小芯片与单个芯片上的异构集成有什么不同吗？电力和热量仍然是主要问题。

Kuemerle： 仅仅通过构建多芯片系统就可能产生新的热问题。每当添加接口时，你就增加了两个单片芯片之间通信的能力。如果你使用足够的带宽，则只需在部分之间移动数据即可创建热点。 

Bishop： 对于一位 AI 客户，我们正在与他们一起评估一种分为 16 个小芯片的设计。当你将所有以超高带宽运行的小芯片之间的接口功率相加，并且芯片间间距不小于 2mm 时，使用 UCIe 协议，它仍然是 10% 或更多。整个系统功率只是在日益狭窄的空间内将数据从一个小芯片转移到另一个小芯片。 

Kuermerle： 信号完整性和热完整性问题会变得更糟。 

Alam： 有一些协议 - Bunch of Wires、UCIe，还有非标准接口。但如果你有多个接口，就会消耗大量电量。由于这些小芯片的接口，你必须考虑热活动。 

Mastroianni： 但另一种选择是将这些芯片放在板上。 

Kuemerle： 是的，这更糟糕，但至少它们是分散的。因此，从热学角度来看，这是权衡。 

Mastroianni： 你必须找到合适的尺寸。芯片不能做得太大，否则良率会变差。而且你不能让它太小，否则开销会占主导地位。当你进行分区时，你必须考虑很多不同的因素。 

Kuemerle： 肯定有很多应用程序是完全有意义的。我长期以来一直是 Chiplet 的传播者。我不想成为一个反对者。有很多地方都需要它们。但我们必须小心，不要把所有东西都变成小芯片。仅仅因为你可以，并不意味着你应该这样做。 

03

SE：与其他芯片相比，小芯片是否需要以更多方式进行表征？存在噪音、变化以及潜在的不均匀老化等因素。

Mastroianni： 这是一个大问题。仅看芯片，芯片内确实存在工艺差异。但如果你谈论的是来自不同技术的不同芯片，就会有巨大的差异，必须能够处理它。高速接口可以解决其中的一些问题。还有诸如速度分级之类的技术。如果得到一个慢的部分和一个快的部分怎么办？因此，对于小芯片，你可能需要进行不同的分箱，还可能进行动态电压缩放。 

Bishop： 这只是你的小芯片的利润。但现在你购买这种先进的封装技术来将它们组合在一起，它有自己的变化和自己的角落。当你谈论这些集成了大量硅的非常大的封装时，这些工艺在你的大封装尺寸内可能会有很大差异。 

Alam： 假设你有异构芯片。你将如何设定时间裕度目标？你的目标是慢速部分还是快快部分？如果你有 20 个 Chiplet，你将如何做到这一点？它变得越来越具有挑战性。 

Mastroianni： 是的，但是使用标准接口是解决这个问题的一种方法。 

Kuemerle： 其中一个关键部分是测试。我们将越来越多的功能放在一个包中。现在，你在硅片、中介层和连接方面已经投入了大量资金，如果我们不对每一个芯片进行接近汽车级的测试，我们最终将面临巨大的挑战 - 0.9 n，其中 n 是你必须求解的小芯片数量。 

04

SE：我们观察到了芯片或小芯片的变化，但它也因代工厂而异，因此，现在你必须在设计阶段的早期就考虑到所有这些。

Bishop： 拥有多个代工厂也会影响你是否能够进行集成。如果你的小芯片来自竞争对手的代工厂，并且你依赖其中一家代工厂的封装服务进行组装，那么你可能很快就会发现自己陷入麻烦。“我无法从其他代工厂引入小芯片并将其集成到我通常使用的封装解决方案中。” 

Mastroianni： 现在 2D 中有很多修复来解决这个问题。但当你谈论 3D 时，即使全部采用相同的技术，也会存在差异。如果你谈论的是不同的技术，那么所有的赌注都将落空。这将是最大的挑战之一——能够使用不同的技术进行时序优化和功耗优化。我们会实现这一目标，但这不会在一夜之间发生。 

05

SE：大多数人认为当你获得 5 纳米芯片时，它与另一个 5 纳米芯片相同。但现实情况是，即使在 5nm 工艺上，也有各种工艺，而且差异相当大，对吧？

Kuemerle： 是的，绝对如此。这是一个需要解决的大问题。对于许多标准化工作，如果我们能够在凸块图案、凸块间距和冶金方面保持一致，这确实有助于我们混合和匹配所有这些不同的技术。 

Mastroianni： 如今，系统设计、IC 设计、封装设计的整个流程是一个串行过程。一切都必须同时完成——工具、学科以及不同设计团队之间的合作。 

06

SE：我们提到过这一点，但是使用小芯片与将所有内容都放在单个芯片上相比，会产生多少开销？

Kuemerle： 根据我的经验，这可能很重要。这也涉及到成本方面。芯片间接口变得越来越小，但随着它们变得越来越小，人们会使用更多的接口。这是一个常见的设计问题。如果你给某人带来改进，他们就会想要更多的带宽。只需引入接口，你就可以看到显著的芯片面积开销，大约为 10% 到 15%。当你添加中介层或连接的开销时，从封装的角度来看，它开始增加。如果你没有将芯片彼此相邻放置，则可能会存在底部填充所需的间隙，这也会导致封装尺寸增大。所以它们可能非常重要。 

Mastroianni： 如果你可以将整个系统安装在一个芯片上，你将获得最佳的功耗、性能和单位成本。但也有限制，也有产量问题。 

Alam： 这对于大型系统来说是一个真正的问题，在某种程度上，权衡是采用小芯片要么有意义，要么没有。如果不需要，你就不会想要接口和电源的开销。但此时还有另一个考虑因素。如果你有单片芯片，当你运行整体计时时，你必须在某个窗口内执行此操作。这意味着你可以执行的迭代次数会减少。所以很多时候你把它分成时钟的多个分区。但这是另一个考虑因素。当你获得越来越大的模块时，还有其他签核要求会减慢。 

Mastroianni： 之前我是一名软件人员，在过去的 10 年里，软件人员完成这种转变不是出于性能和开销的原因，而是出于组织的原因。他们采用所谓的单体软件，就像单体 SoC 一样，然后将其拆分。他们称之为微服务。我们称它们为小芯片。但这是一个非常相似的想法，将这个大东西分成更小的部分，然后将其重新整合在一起。他们有一个非常相似的问题，即你为这些远程过程调用以及将它们重新拼接在一起付出了一定的开销。但其背后的一个重要动机是，当你有一个庞大的组织同时一起致力于此工作时，划分你的组织、分而治之会更有效，这样组织就可以独立于我的时间线发布软件。该小芯片组织可以独立于我的小芯片时间线进行流片。在一个非常大的系统上，这可能会对你的整个设计组织产生巨大影响。 

Alam： 当你有一个大型单片 SoC 时，你有 20 个 IP 进入，但它们并不是同时进入。因此，如果你可以隔离 IP 并首先处理较早的 IP，然后延迟较晚的 IP，这就是你想要的。这不是动机，但它是设计的关键。 

Kuemerle： 这就是为什么你会看到大量的多技术集成发生的原因。如果你拥有已经能够在 n 减 1 节点中证明的 IP，你可以继续使用更高级的节点来实现你的核心功能，并确信你的 SerDes IP 或内存接口 IP 正在运行功能齐全。 

本文来自微信公众号“半导体产业纵横”（ID:ICViews），作者：半导体产业纵横，36氪经授权发布。